作品
DDR2 RAM 读写模块[verilog]
需求分析 用Nexys4 DDR 制作一台计算机[1] 硬件需要一次最小读写宽度8bits,最大读写宽度32bits的内存。 原理分析 NEYXS 4 DDR里的DDR2 SDRAM型号为MT47H64M16HR-25:H,它的文档在这里 由于DDR协议比较复杂,Xilinx提供了一个简化控制DDR的内存控制器IP核,Memory Interface Generator(MIG),这里就使用这个IP核来进行操作。 DDR RAM时序 它一共有以下几个信号 app_addr [26:0] in 数据地址 app_cmd [2:0] in 操作指令,3’b001为读,3’b000为写 app_en in 指令使能 app_rdy out 指令接受,SDRAM接受到信号之后就会将其拉高